◇ 연사 : Intel 반도체공정개발연구원

◇ 일시 : 2026년 5월 14일 16시 30분

◇ 장소 : 자연과학대학 4호관 215호

◇ 주제 : 초미세 공정 한계 극복을 위한 반도체 공정 기술 개발의 최신 동향 및 미래

◇ 초록 : 옹스트롬(Å) 단위의 초미세화 경쟁 속에서 포토(Photo), 식각(Etch), 증착(Deposition) 등 핵심 공정이 직면한 물리적 한계와 이를 극복하기 위한 차세대 공정 기술 개발의 중요성을 소개한다. 반도체 회로 선폭이 나노미터 수준으로 미세화됨에 따라 기존의 스케일링(Scaling) 방식은 단채널 효과(Short Channel Effect), 양자 터널링, 공정 비용 급증이라는 거대한 장벽에 직면해 있다. 본 논문에서는 이를 극복하기 위한 핵심 기술로 다음 세 가지 주제를 중점적으로 살펴본다.

 첫째, 소자 구조의 혁신인 GAA(Gate-All-Around) FET의 도입과 그 기술적 의의를 검토한다. 둘째, 미세 패턴 형성의 핵심인 EUV(극자외선) 노광 기술의 현재와 한계를 분석한다. 마지막으로, 미세 패턴 한계를 극복하기 위한 차세대 식각 기술을 소개한다.